半导体技术面，面试官问：“某产品CP良率原来95%，现在只有85%，你会怎么查？”
很多化材同学第一反应是“检查设备、优化参数”。但真实排查，要先界定问题、找证据，再谈调整。
📌【模拟案例】
同一产品、同一测试程序，历史CP良率约95%；异常批A/B分别85%、87%，正常批C/D为95%、94%。Wafer Map显示异常批失效主要集中在晶圆边缘。

①先确认：到底什么良率？
这里是CP测试合格Die数÷有效受测Die数，不等于整片晶圆产出率。核对批次、测试程序、测试机/探针卡及数据口径，排除测试端异常；按SOP上报，对可疑批次采取Hold等措施。

②看空间分布：坏在哪里？
看Wafer Map和Fail Bin Pareto。边缘环状失效，应关注制程均匀性和边缘相关工序，也要排查探针接触；随机散点则考虑颗粒/污染等。图形只是线索，不能直接认定根因。

③做分层对比：哪一步出问题？
按批次、Wafer、机台/腔体、时间、Recipe、PM、材料批次分组。假设A/B都经过PECVD设备M03的C2腔体，正常批经C1——C2是嫌疑对象，不是结论。

④用过程数据验证
查SPC的膜厚及均匀性趋势、FDC的压力/温度/RF等设备轨迹，再结合在线量测和缺陷检测。若C2的片内厚度不均匀性与边缘失效同步恶化，就形成可验证的假设。 注意：OOC是统计失控，OOS是超规格，两者不等同。

⑤形成闭环
核对PM、校准、耗材及设备日志；与正常腔体对照，按批准流程用监控片或受控实验验证。确认根因后制定改善措施，跟踪过程指标及后续CP良率。别未经验证就直接改Recipe。

🎯不同岗位回答重点不同：
PE：膜厚、均匀性、参数与工艺稳定性；
PIE：跨工序追溯、Fail Bin与电性关联；
设备：腔体状态、传感器、PM与硬件异常。

面试记住：确认异常→看分布→做分层→找证据→验证闭环。

#半导体校招 #工艺工程师 #工艺整合 #半导体面试 #中芯国际 #长江存储 #半导体求职 #长鑫存储 #北方华创 #秋招有路子