【面向‘韬定律’：北大突破‘真3D’芯片设计EDA工具，线长缩减30%，国产半导体迎来关键软件突围】

北京大学集成电路学院成功研发面向‘韬定律’的真3D逻辑折叠EDA工具原型，首次实现跨die线长、混合键合端子与热路径的统一可微优化，支持千万级实例GPU加速。在开源工业设计验证中，线长平均缩减30%，时序指标显著提升，峰值温度下降超3%。该成果有望填补国内3D堆叠芯片设计软件空白，加速先进封装驱动的自主替代进程。

-----

北京大学集成电路学院在面向‘韬定律’的3D逻辑折叠设计领域取得重大突破，自主研发出具备‘真3D’能力的物理实现EDA工具原型 。

该工具覆盖布局规划与布局两大核心环节，依托GPU加速，可高效处理千万级标准单元规模的设计任务 。

区别于传统分层固定die的赝3D方法，团队创新性地将跨die互连线长、混合键合端子数量及垂直热传导路径统一纳入可微分优化框架，使标准单元能在三维空间中动态协同定位，键合资源用量由算法自动决策，在性能、功耗与面积间实现全局权衡 。

工具已在多款开源工业级电路完成系统级验证，实例规模横跨百万至两千四百七十万 。

实测显示：平均线长缩短约30%，WNS改善6%，TNS改善12%；启用热感知联合优化后，峰值温度降低超3%，且未牺牲布线质量 。

这一进展标志着我国在高端3D芯片设计基础工具链上迈出关键一步 。

烈焰童子说科技妈咪科技先锋官