老牛的子夜沉思 韬定律来了：当摩尔定律走到墙边，中国芯片开始换一条路突围

半导体行业过去六十年的核心信仰，几乎都建立在摩尔定律之上。芯片性能怎么提升？答案很简单：把晶体管做得更小，把更多晶体管塞进同一块硅片里。尺寸缩小，密度提高，性能增强，成本下降，这套逻辑支撑了全球信息产业半个多世纪的繁荣，也塑造了今天的计算机、手机、云计算和人工智能时代。

但任何规律都有自己的边界。摩尔定律曾经像一条高速公路，带着整个半导体行业一路狂奔，可当制程从90纳米、28纳米、7纳米一路逼近3纳米、2纳米，甚至被市场期待继续冲向1纳米时，这条路已经越来越窄，越来越贵，也越来越接近物理极限。芯片行业正在面对一个残酷现实：继续把晶体管做小，已经没有过去那么划算了。

这时候，华为半导体业务负责人何庭波提出了一个新概念：韬定律。这个概念用希腊字母τ来表达，τ代表时间常数。它的核心思路，就是把半导体发展的主战场，从过去的几何缩微，转向时间缩微。过去大家盯着的是空间：晶体管能不能更小，线宽能不能更窄，单位面积能不能塞进更多器件。韬定律盯着的是时间：信号能不能跑得更快，数据能不能少等一会儿，系统能不能少绕一点路，计算过程能不能更高效。

这其实是一次思维方式的切换。摩尔定律解决问题的办法，是在同样面积里塞进更多晶体管；韬定律想解决的问题，是让已有的晶体管、线路、架构和系统协同得更好，让每一次计算的等待时间更短，让整体吞吐能力更强。它不再单纯迷信尺寸上的小，而是追求系统运行中的快。

为什么会出现这样的变化？根本原因在于，传统摩尔定律正同时撞上两堵墙。第一堵墙是物理墙。晶体管越做越小，门极、沟道、绝缘层都被压缩到极限。当尺度接近几个原子大小时，电子就不再那么听话。量子隧穿效应会让电子像穿墙一样越过本该关闭的开关，导致漏电、发热、功耗飙升。芯片理论上能塞进更多晶体管，但不能全部同时开启，否则功耗和热量会让系统无法承受。这就是所谓的暗硅时代。

第二堵墙是经济墙。先进制程不是单纯的技术竞赛，更是资本竞赛。一座28纳米晶圆厂的建设成本已经十分惊人，而到了3纳米、2纳米时代，投入动辄数百亿美元。过去很多国家、很多公司都能参与先进制造，如今真正还能站在最前沿的玩家，只剩台积电、三星、英特尔少数几家。技术越先进，入场券越贵，产业集中度越高，追赶者越难追。

更麻烦的是，AI算力需求正在爆炸式增长。一边是先进制程越来越贵、越来越难，另一边是大模型、推理、训练、智能体对算力的胃口越来越大。供给端越来越艰难，需求端越来越疯狂，这中间形成了巨大的剪刀差。芯片行业必须寻找新的突破口，继续死磕几纳米的线宽，已经很难支撑未来十年的算力需求。

韬定律提出的方向，就是在这场困局中寻找另一条路。它不直接否定先进制程的价值，2纳米当然有2纳米的优势，3纳米当然也优于更成熟制程。但问题在于，当最先进制程被少数企业、少数设备、少数地区控制时，如果一家企业无法顺利拿到最顶尖工艺，就必须想办法用系统工程弥补制程差距。韬定律的现实意义也在这里：用架构、封装、互联、软件、系统协同来压缩时间成本，尽量用成熟制程跑出接近先进制程的体验。

可以打个比方。过去摩尔定律像是在早高峰的城市里不断发明更小的汽车，让更多车挤进同一条路。韬定律则像是重新规划整个城市交通：优化红绿灯，修建高架桥，打通地铁，调整潮汐车道，让每辆车的体积没有明显变化，但整体通行效率大幅提升。两者解决的是同一个问题，方法完全不同。

为了实现时间缩微，韬定律需要在四个层面协同发力。第一是器件层面。既然不把所有希望都压在最极限制程上，就需要通过新材料、新结构、新供电方式，降低器件自身的时间常数。例如背面供电、新型接触材料、优化电阻和电容，都可以让信号传输更快、能耗更低。

第二是电路层面。传统芯片很多逻辑电路都摊在二维平面上，模块之间距离越远，信号传输越慢，能耗越高。通过3D堆叠和逻辑折叠，可以把原本相隔较远的电路模块在三维空间中重新组织起来，缩短信号路径，降低互连延迟。这相当于把过去平面展开的城市，折叠成立体交通网络，让原本绕很远的路，变成上下楼之间的距离。

第三是芯片层面。过去软件、架构、芯片之间经常存在割裂，软件工程师只关心程序能不能跑，芯片工程师只关心硬件性能。但在AI时代，这种割裂会带来巨大浪费。韬定律强调全栈协同，让软件、架构、芯片围绕真实工作负载共同优化。什么样的数据流最频繁，什么样的指令最消耗时间，哪些等待可以减少，哪些并行可以增加，都需要从系统角度重新设计。

第四是系统层面。单颗芯片再强，也很难独自满足AI大模型需求。未来算力竞争很大程度上会变成系统互联竞争。几百张、几千张AI加速卡如何连接，通信延迟能不能压低，内存和显存能不能统一调度，这些都会决定整体算力效率。华为提出灵衢总线等方案，本质上就是想让多个加速单元在软件视角下像一张超级大卡一样运行，减少卡与卡之间的通信损耗。

从这个角度看，韬定律最大的战略价值，是尝试绕开单纯依赖顶尖光刻机和最先进制程的路径。它的目标不是在同一条赛道上硬追台积电，而是通过系统级优化，把成熟制程的潜力继续榨出来。对于受到外部技术限制的中国半导体产业来说，这显然具有很强的现实意义。被卡住之后，不能停在原地等别人松手，只能逼着自己换路。

不过，对韬定律也不能盲目吹捧。它提出的是一个方向，一个框架，一个系统工程思路，但从理论到大规模落地，中间还有很长的路。最直接的挑战，就是设计复杂度。3D逻辑堆叠听起来很美好，但真正做起来会带来布线、验证、散热、良率等一系列难题。逻辑层叠在一起之后，热量如何有效散出去，是极其棘手的问题。芯片不是搭积木，越往三维空间堆叠，对材料、封装、热管理和制造工艺的要求越高。

第二个挑战是工具链和标准。摩尔定律之所以长期有效，不只是因为晶体管能缩小，也因为围绕它已经形成完整生态：EDA工具、IP设计、晶圆制造、封装测试、设计规范、验证流程，都有成熟体系。韬定律如果要推动新的架构、新的堆叠方式、新的系统互联，就意味着很多工具、标准、仿真和测试方法都要重建。这不是一家企业喊出一个概念就能完成的事。

第三个挑战是普适性。韬定律高度依赖全栈能力，从底层器件到芯片架构，从操作系统到总线协议，从软件算法到硬件调度，都要打通。全球真正能把全栈握在手里的公司非常少。苹果算一家，因为它能控制芯片、系统、软件、生态和终端体验。华为也具备类似的闭环能力。但大多数企业没有这种能力。如果一套技术框架只能在少数封闭生态中发挥作用，它对整个全球半导体行业的影响就会受到限制。

因此，韬定律最现实的定位，可能不是立刻取代摩尔定律，也不是成为全行业统一纲领，而是成为特定企业、特定生态、特定约束条件下的一套突围方法。它更像是一种被逼出来的系统级革命：当最先进制程无法自由获得时，就必须用架构创新、封装创新、互联创新和软件协同来补足短板。

放眼全球，其实所有半导体巨头都在寻找摩尔定律之后的路。台积电发展CoWoS先进封装，英特尔推动Foveros，AMD做3D V-Cache，本质上都在解决同一个问题：单纯缩小晶体管越来越难，那就通过封装、堆叠、缓存、互联和系统集成继续提升效率。只是它们没有把这套思路概括成一个统一的理论框架。华为提出韬定律，相当于把这些趋势上升为一种新的产业叙事。

但需要清醒的是，摩尔定律至今仍没有真正退出历史舞台。先进制程依然重要，2纳米依然比3纳米有优势，台积电依然是全球半导体制造皇冠上的明珠。现有的IP、EDA、晶圆代工、封测体系，依然围绕摩尔定律形成了最成熟、最高效的工业闭环。韬定律要证明自己的价值，不能只靠概念，还要靠真实产品、真实性能、真实功耗、真实成本来验证。

何庭波提到，未来麒麟新芯片将采用逻辑折叠技术，并提出到2031年在不依赖最顶尖极紫外光刻机的前提下，实现等效1.4纳米制程水平的目标。这个目标足够大胆，也足够困难。它如果成功，意味着中国芯片产业找到了一条绕开部分制程限制的系统级路径；它如果推进不及预期，也会暴露出这种路线在工程落地上的艰难。

所以，对韬定律最合适的态度，既不能冷嘲热讽，也不能一味神化。它不是一句口号，也不是万能钥匙；它是一种在摩尔定律放缓、外部封锁加剧、AI算力暴涨的大背景下，被现实逼出来的新解法。它承认先进制程的优势，也承认中国半导体所面临的客观限制，然后选择从时间效率、系统协同和全栈优化中寻找突破空间。

真正值得重视的地方在于，中国企业开始尝试用自己的语言、自己的问题意识、自己的工程路线，提出半导体发展的新框架。过去我们总是在摩尔定律的轨道上追赶别人，追先进制程，追光刻机，追台积电，追英伟达。韬定律至少说明一点：在无法完全复制别人路径的时候，中国芯片产业开始思考如何重新定义问题。

未来半导体竞争，不会只属于把晶体管做得更小的人，也会属于那些能把系统组织得更高效的人。尺寸缩微仍然重要，时间缩微也会越来越重要。芯片性能的提升，将从单点工艺竞争，逐步走向材料、器件、电路、架构、封装、软件和系统的整体竞争。

这才是韬定律真正的意义。它不是对摩尔定律的简单替代，而是摩尔定律走到极限之后，一种新的补充路径。它代表的不是轻松超车，而是在重压之下另辟蹊径。对于中国半导体来说，这条路难度极高，但只要能走出一部分，就已经不是简单的技术创新，而是一场被逼出来的产业突围。